This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

```
4/5/1
            (Item 1 from file: 351)
DIALOG(R) File 351: Derwent WPI
 (c) 2004 Thomson Derwent. All rts. reserv.
010556274
             **Image available**
WPI Acc No: 1996-053227/199606
XRPX Acc No: N96-044683
  Multilayer PWB for mounting electronic component e.g. semiconductor
  element - possesses thermal expansion coefft. gradually increasing in
  stacked direction to produce tension curvature ensuring strong connection
Patent Assignee: HITACHI LTD (HITA )
Number of Countries: 001 Number of Patents: 001
Patent Family:
Patent No
             Kind
                     Date
                             Applicat No Kind
JP 7297560
                   19951110 JP 9491200
              Α
                                             Α
                                                  19940428 199606 B
Priority Applications (No Type Date): JP 9491200 A 19940428
Patent Details:
Patent No Kind Lan Pg
                         Main IPC
                                     Filing Notes
JP 7297560
              Α
                     9 H05K-003/46
Abstract (Basic): JP 7297560 A
        The multilayer PWB has a pair of PWBs (1,2) which are alike and
    separated by an interlayer absorption layer (3). The latter absorbs
    interlayer shear distortion. The thermal expansion coefficient of the
    PWB is made to increase gradually in the stacked direction.
        USE/ADVANTAGE - Improves connection reliability, e.g. between
    silicon chip and ball grid array package.
        Dwg.1/6
Title Terms: MULTILAYER; PWB; MOUNT; ELECTRONIC; COMPONENT; SEMICONDUCTOR;
  ELEMENT; POSSESS; THERMAL; EXPAND; COEFFICIENT; GRADUAL; INCREASE; STACK;
  DIRECTION; PRODUCE; TENSION; CURVE; ENSURE; STRONG; CONNECT
Index Terms/Additional Words: Printed; Wiring; Board
Derwent Class: U11; U14; V04
International Patent Class (Main): H05K-003/46
International Patent Class (Additional): H01L-023/12
File Segment: EPI
 4/5/2
           (Item 1 from file: 347)
DIALOG(R) File 347: JAPIO
(c) 2004 JPO & JAPIO. All rts. reserv.
05004960
            **Image available**
MULTILAYER PRINTED WIRING BOARD AND ITS MOUNTING STRUCTURE
PUB. NO.:
              07-297560 [JP 7297560 A]
PUBLISHED:
              November 10, 1995 (19951110)
              ISHII TOSHIAKI
INVENTOR(s):
              NAGAI AKIRA
              EGUCHI KUNIYUKI
              SEGAWA MASANORI
              KOKADO HIROYOSHI
              OGINO MASAHIKO
              MOGI AKIRA
APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP
              (Japan)
APPL. NO.:
              06-091200 [ JP 9491200 ]
FILED:
             April 28, 1994 (19940428)
INTL CLASS:
              [6] H05K-003/46; H01L-023/12
JAPIO CLASS: 42.1 (ELECTRONICS -- Electronic Components); 14.2 (ORGANIC
              CHEMISTRY -- High Polymer Molecular Compounds); 42.2
              (ELECTRONICS -- Solid State Components)
```

JAPIO KEYWORD: R119 (CHEMISTRY -- Heat Resistant Resins); R124 (CHEMISTRY --

Epoxy Resins); R125 (CHEMISTRY -- Polycarbonate Resins)

ABSTRACT

PURPOSE: To improve the reliability of connection of the bare chip mounting of a silicon chip and the like and also to improve the connection reliability of a ball-grid array package and the like by a method wherein the warpage and the interlayer exfoliation caused by the shear strain, generated by the thermal expansion coefficient which is different on the upper surface and the lower surface of a multilayer printed wiring board, is absorbed by a shear strain absorbing layer provided between layers.

CONSTITUTION: An absorption layer 3, which absorbs interlayer shear strain, is provided between multilayer printed wiring board 1 and 2, and the thermal expansion coefficient in planar direction of each layer is charactistically changed in the direction of lamination in a stepwise manner in this multilayer printed wiring board and the mounting structure thereof.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-297560

(43)公開日 平成7年(1995)11月10日

(51) Int.Cl.⁶

識別記号 庁内整理番号

FΙ

技術表示箇所

H05K 3/46

Z 6921-4E Q 6921-4E

T 6921-4E

H01L 23/12

H01L 23/12

N

審査請求 未請求 請求項の数6 OL (全 9 頁)

(21)出願書号

特膜平6-91200

(71)出顧人 000005108

株式会社日立製作所

(22)出簾日

平成6年(1994)4月28日

東京都千代田区神田駿河台四丁目6番地

(72)発明者 石井 利昭

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(72)発明者 永井 晃

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(72)発明者 江口 州志

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(74)代理人 弁理士 高橋 明夫 (外1名)


最終頁に続く

(54) 【発明の名称】 多層プリント配線基板およびその実装構造体

(57)【要約】

【構成】多層プリント配線基板1,2の層間に、層間の 剪断ひずみを吸収する吸収層3を設け、かつ、各層の面 内方向の熱膨張係数を積層方向に対し段階的に変化させ たことを特徴とする多層プリント配線基板およびそれを 用いた実装構造体。

【効果】多層プリント配線基板の上面と下面で異なる熱 膨張係数により生ずる剪断ひずみによる反りや層間剥離 を、層間に剪断ひずみの吸収層3を設けて吸収し、シリ コンチップ等のベアチップ実装、ボールグリッドアレイ パッケージ等の接続信頼性を向上させた。 図 1



1, 2…プリント配線基板 3…吸収層

【特許請求の範囲】

【請求項1】 多層プリント配線基板の層間に、層間の 剪断ひずみを吸収する吸収層を設け、かつ、各層の面内 方向の熱膨張係数を積層方向に対し段階的に変化させた ことを特徴とする多層プリント配線基板。

【請求項2】 前記吸収層がプリント配線基板よりも低 弾性率の樹脂層で構成されている請求項1に記載の多層 プリント配線基板。

【請求項3】 前記吸収層が、電気導電性粒子を分散した熱硬化性または熱可塑性の樹脂からなり、面内方向は 絶縁性を有し、膜厚方向は加圧により導電性となる異方 性導電膜からなる請求項1または2に記載の多層プリント配線基板。

【請求項4】 前記プリント配線基板上面の熱膨張係数が3~10ppm/℃、これに対する下面の熱膨張係数が10ppm/℃よりも大きい請求項1,2または3に項記載の多層プリント配線基板。

【請求項5】 多層プリント配線基板の層間に、層間の 剪断ひずみを吸収する吸収層を有し、かつ、各層の面内 方向の熱膨張係数が積層方向に対し段階的に変化してお り、上面の熱膨張係数が3~10ppm/℃、これに対 する下面の熱膨張係数が10ppm/℃よりも大きく、 前記熱膨張係数が3~10ppm/℃の面と半導体素子 の回路形成面とが電気的に接続されていることを特徴と する多層プリント配線の実装構造体。

【請求項6】 前記半導体素子と多層プリント配線基板 との電気的接続部が樹脂封止されている請求項4に記載 の多層プリント配線の実装構造体。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体素子および半導体装置等の電子部品を実装するための多層プリント配線 基板およびその実装構造体に関するものである。

[0002]

【従来の技術】近年の電子機器の小型化、高性能化に伴い、電子機器を構成する半導体装置およびそれを実装する多層プリント配線基板は、小型薄型化、高性能化、高速化、高信頼性化が求められている。

【0003】例えば、半導体装置においては、小型薄型 化の要求に基づき、ピン挿入型パッケージから表面実装 型パッケージへの移行が進み、半導体素子をプリント基 板へ直接実装するベアチップ実装と呼ばれる実装方法も 研究されている。またこれらの実装密度を向上するため の手法として、COB(Chip on Board), FC(F1 ip Chip), TCP(Tape Carrier Package)など が知られている。

【0004】高密度実装化、多ピン化、高速化の要請から、リード間隔が狭ピッチ化しパッケージの四方向にリードを有するクアッド・フラット・パッケージ(Quad Flat Package)、パッケージの実装面全体に接続端子

を設けたピン・グリッド・アレイ (Pin Grid Array) 型パッケージ、はんだボール・グリッド・アレイ (Ball Grid Array) 型パッケージなどが開発されている。

2

【0005】また、多層プリント配線板においては、配線間隔の狭ピッチ化等が進み、ベアチップ実装では、熱膨張係数が3~4ppmのシリコンチップが熱膨張係数10~20ppmのプリント配線基板上に層間接着剤により直接接着されるため、両者の熱膨張差に起因する熱応力により、はんだバンブ等の接続信頼性が低下すると云う問題があった。また、層間接着剤に応力が集中するためこの部分にクラックを生じ、吸湿率の増加により耐湿信頼性を低下させる。

【0006】また、表面実装型のQFPパッケージではパッケージとプリント配線基板間の熱膨張差により発生する応力が、リードとプリント配線基板とのはんだ接合部に集中し、温度サイクルによる接続信頼性の低下と云う問題がある。この応力緩和のため、パッケージからのリード部分を長くとる方法もあるが、リード部分が長く20なるとリード線のばたつきも大きくなるため、小型薄型化、多ピン化の要求を満たすには限界がある。

【0007】これら半導体素子とプリント配線基板との接続信頼性を解決するための方法として、プリント配線基板の回路銅箔の基材であるガラスエポキシを熱硬化性樹脂と多孔性フッ素樹脂とからなる弾性体を介して接着する方法が提案(特開平2-181997号公報)されている。しかし、この方法では多孔性フッ素樹脂を用いているため、吸湿が大きくなり、耐湿信頼性が問題となる。また、ベアチップ実装では3ppm/℃のチップを直接基板上に搭載するので、応力を吸収するための弾性体層を厚くする必要があるが、銅箔に接する弾性体層は回路形成時の平坦性が必要となるためにそれほど厚くすることができない。

[8000]

【発明が解決しようとする課題】前記BGA型パッケージにおいてはキャリア基板と呼ばれる多層プリント配線基板上に半導体素子が直接搭載されるため、半導体素子と多層プリント配線基板との間の熱膨張係数のミスマッチにより耐湿性等の信頼性が低下する問題があった。これを防止するためには、半導体素子の熱膨張係数と等しいキャリア基板を用いることが有効と考えられるが、キャリア基板とそれを実装するプリント配線基板間のはんだボール部に応力が集中しはんだ接合部の接続信頼性が低下する。

【0009】上記のように、BGA型パッケージは異なる熱膨張係数を有する部材により構成されているため、 温度サイクル等により各部材間に生ずる熱応力によりクラックを生じ、接続信頼性が低下すると云う問題があった。

【0010】熱膨張係数α1、弾性率E1、体積V1を有

するプリント配線基板 1 と、熱膨張係数 α 2、弾性率 E2、体積V2を有するプリント配線基板2とを積層し多 層プリント配線基板とした場合、ΔTの温度変化を与え

 $\varepsilon_1 = \alpha_1 \times \Delta T$, $\varepsilon_2 = \alpha_2 \times \Delta T$

これらの伸びは基板間の応力を増大させるため、基板の 反りや剥離を生じる原因となる。

【0012】伸びにより発生する応力を低減するために は、プリント配線基板自体の弾性率を低減することが有 効である。しかし、現在一般に用いられているプリント 配線基板にはガラスクロス等の無機物をエポキシ樹脂や フェノール樹脂等の熱硬化性樹脂を含浸したもの、ある いはセラミックのような無機物の基板を用いているため にその熱膨張係数を増加させずに、弾性率を低減するこ とは極めて難しい。

【0013】また前記特開平2-181997号公報記 載の、熱膨張係数3ppm/℃のシリコンチップをはん だボールバンプを介して直接プリント配線基板上に実装 するベアチップ実装では、はんだボール部分の接続信頼 性を確保することが難しい。

【0014】本発明の目的は、多層プリント配線基板の 層間および半導体素子と多層プリント配線基板間に発生 する剪断熱ひずみを緩和し、優れた接続信頼性を有する 多層プリント配線基板並びにその実装構造体を提供する ことにある。

[0015]

【課題を解決するための手段】前記課題を解決する本発 明の要旨は次のとおりである。

【0016】(1) 多層プリント配線基板の層間に、 層間の剪断ひずみを吸収する吸収層を設け、かつ、各層 の面内方向の熱膨張係数を積層方向に対し段階的に変化 させた多層プリント配線基板。

【0017】(2) 前記吸収層がプリント配線基板よ りも低弾性率の樹脂層で構成されている前記の多層プリ ント配線基板。

【0018】(3) 前記吸収層が、電気導電性粒子を 分散した熱硬化性または熱可塑性の樹脂からなり、面内 方向は絶縁性を有し、膜厚方向は加圧により導電性とな る異方性導電膜からなる前記の多層プリント配線基板。

【0019】(4) 前記プリント配線基板上面の熱膨 張係数が3~10ppm/℃、これに対する下面の熱膨 張係数が10ppm/℃よりも大きい。

【0020】(5) 多層プリント配線基板の層間に、 層間の剪断ひずみを吸収する吸収層を有し、かつ、各層 の面内方向の熱膨張係数が積層方向に対し段階的に変化 しており、上面の熱膨張係数が3~10ppm/℃、こ れに対する下面の熱膨張係数が10ppm/℃よりも大 きく、前記熱膨張係数が3~10ppm/℃の面と半導 体素子の回路形成面とが電気的に接続されている多層プ リント配線の実装構造体。

[0021] (6)

ると式〔1〕で示す伸び ϵ_1 、 ϵ_2 が両基板に生じる。

[0011]

【数1】

(1)

線基板との電気的接続部が樹脂封止されている多層プリ ント配線の実装構造体。

4

【0022】本発明を図面により詳細に説明する。図1 に示すようにプリント配線基板1とプリント配線基板2 が積層された多層プリント配線基板の層間に、プリント 配線基板1,2と比べて弾性率が小さな吸収層3を設け ることによりプリント配線基板1、2間に生じる剪断ひ ずみを吸収する。

【0023】熱膨張係数α1とα2が大きく異なる場合に は、プリント配線基板1と剪断ひずみの吸収層3との界 面の応力がプリント配線基板 2 に影響を及ぼすが、吸収 層3の厚さを、熱膨張係数の差が緩和できるように弾性 率を厚く調整することにより緩和することができる。

【0024】また、プリント配線基板1とプリント配線 基板2の間に熱膨張係数がα1とα2の中間値を示すプ リント配線基板を一層以上、上記吸収層3を介して挿入 することにより効果が得られる。この場合、多層プリン ト配線基板の上面あるいは下面から、それぞれの層のプ リント配線基板の熱膨張係数を段階的に増加あるいは低 下させて行くことによって、より効率的に剪断ひずみを 低減することができ、吸収層3への負担を低減すること ができる。

【0025】この剪断ひずみを吸収する吸収層3として は、プリント配線基板よりも低弾性率のもので、例え は、天然ゴム、スチレンブタジエンゴム、スチレン/ア クリルニトリルゴム、ニトリルゴム、ウレタンゴム、シ 30 リコーンゴム、フッ素系ゴムなどの各種ゴム材料が挙げ られる。中でも耐湿性、耐久性、耐熱性に優れたオルガ ノポリシロキサン、特に、分子中にアルコキシ基を少な くとも一つ有する有機ケイ素化合物を過酸化物あるいは 白金系触媒で硬化させたシリコーン系ゴムが好適であ る。また、ゴム材料よりも架橋密度が低く更に低弾性率 である各種ゲル材料も好適である。ゲル材料としてはシ リコーンゴムの架橋密度をさらに小さくしたしりこーん げるが好適である。さらに、低架橋密度のエポキシ樹 40 脂、ポリアクリレート、ポリメタクリレート、ウレタン アクリレート等の熱硬化性樹脂が挙げられる。また、こ れら上記混合物も有効である。

【0026】また、吸収層3として、プリント配線基板 の積層方向にのみ電気的な接続を可能とする異方性導電 膜を用いる。この異方性導電膜は、熱可塑および熱硬化 性樹脂中に銅などの導電性粒子が分散したもので、面方 向には高い絶縁性を有しているが、膜厚方向には加圧す ることで電気伝導性を示すものである。従って、プリン ト配線基板間の電気的な接続が容易で、スルーホール等 前記半導体素子と多層プリント配 50 の加工の必要がなく、スルーホール接続に比べて接続信

頼性が向上し好ましい。

【0027】上記導電性粒子のマトリックス樹脂には天 然ゴム、スチレンプタジエンゴム、スチレンーアクリル ニトリルゴム、ニトリルゴム、ウレタンゴム、シリコー ンゴム、フッ素系ゴムなどのゴム状物質、またはこれら とエポキシ樹脂やポリイミド等の共重合物または混合 物、ポリエーテルアミドイミドなどの熱圧着型の熱可塑 性樹脂も好適である。

【0028】本発明の多層プリント配線基板の構成材料 としては、有機物と無機物の混合物または無機物を単独 10 で用いることができる。有機物としてはエポキシ樹脂、 マレイミド樹脂、ポリイミド樹脂、シアネート樹脂、フ ェノール樹脂等の熱硬化性樹脂、また、ポリアリレー ト、ポリカーボネイト、ポリサルホン、ポリエーテルス ルホン、ポリフェニレンエーテル、ポリエチレン等の熱 可塑性樹脂が適している。

【0029】また、上記樹脂材料とアラミド繊維、フッ 素系樹脂繊維、紙、Sガラスクロス、Eガラスクロス、 Dガラスクロス、Hガラスクロス、Aガラスクロス、C ガラスクロス、ARガラスクロス、Lガラスクロス、石 20 英繊維等の無機材料、またはシリカ、アルミナ等の粉末 状充填材も併用することができる。

【0030】他にアルミナセラッミク、セラミック/エ ポキシ樹脂複合体、窒化アルミニウム、低融点ガラス等 が適している。ガラスクロス単独、または、熱膨張係数 の小さなシリカとガラスクロスとの併用が好適である。 粉末状無機充填材は主にプリント配線基板の熱膨張係数 の調整に用いられる。

【0031】マトリックスとなる有機材料には成形性と 電気特性のバランスからエポキシ樹脂が好適である。

【0032】本発明の多層プリント配線基板の製法は、 図2に示す様に、まず無機繊維材料あるいは有機繊維材 料にエポキシ樹脂などを含浸したプリプレグを作製し、 このプリプレグの両面に銅箔4,5を張り合わせプレス 成形した後、銅箔上の片面あるいは両面に回路6,7を 形成してプリント配線基板1、2を作成し、吸収層3を 介して積層接着する。次いで、プリント配線基板1、2 間の導通をとるためスルーホール8を形成し、スルホー ル内を銅メッキし、次に最外層の銅箔上に回路9,10 を形成する。

【0033】剪断ひずみの吸収層3は、プリント配線基 板と全面で接着していることが望ましいが、低弾性率化 するため、吸収層自体を格子状にし部分的に接着するこ とも可能である。また、強度を補う目的で、有機あるい は無機材料のクロス、あるいは粉体を充填材として吸収 層に配合することもできる。これらの組成は、各層で用 いるそれぞれのプリント配線基板の物性値により、適 宜、最適なものを選択し用いることが望ましい。

[0034]

6

ように、シリコンチップをプリント配線基板に直接実装 するベアチップ実装に適しており、熱膨張係数の小さな 上面をシリコンチップの搭載面とし、また、熱膨張係数 の大きな下面を実装基板への実装面とするマルチチップ モジュール構造体に適用することにより、シリコンチッ プと実装基板間の接続信頼性を大幅に向上させることが できる。

[0035]

【実施例】

[実施例1] エポキシ樹脂 (EPON828、油化シェ ル製) 100重量部に対して硬化剤としてジアミノジフ ェニルメタンを当量配合し、硬化促進剤にジシアンジア ミドを、溶剤にメチルエチルケトンを用いてワニス1を 作製した。また無機質充填剤として球状シリカ粉末アド マファイン(SD-25R、龍森製)50重量部をワニ ス1に配合しワニス2を作製した。石英ガラスクロスに ワニス2を含浸したプリプレグを形成し、これの両面に 銅箔を貼り付け、加熱プレス成形して銅張基板1を作製 した。

【0036】上記の銅張基板1の片面をエッチングする ことによりパターン形成を行ない回路を形成し、プリン ト配線基板1を得た。該プリント配線基板1の熱物理試 験機(TMA2000、DuPont社製)を用いて測 定したXY面内方向の熱膨張係数は7ppm/℃であ る。

【0037】次に、Eガラスクロスにワニス1を含浸し プリプレグを形成し、この両面に銅箔を貼り付け加熱プ レス成形して銅張基板 2を作製した。

【0038】上記銅張基板2の片面をエッチングするこ 30 とによりパターン形成を行ない回路を形成し、プリント 配線基板2を得た。該プリント配線基板2のXY面内方 向の熱膨張係数は15ppm/℃である。

【0039】上記のプリント配線基板1,2のパターン 形成面同志をシリコーンゴム(KE1800ABC、信 越化学工業)を用いて接着し、全体の厚さが 0. 7 mm になるように加圧成形した。これをドリル加工により直 径500μmのスルーホールを形成し、膜厚20μmの 銅メッキを施した。プリント配線基板1とプリント配線 基板2のパターンを形成していない最外層面をエッチン 40 グによりパターン形成し、多層プリント配線基板Aを得

【0040】 [実施例2] セラミック/エポキシ樹脂複 合基板(CERACOM-001、イビデン製、XY面 内方向の熱膨張係数3.8 p p m / ℃) の実装面と反対 側の面にパターンを形成し、この面に前記実施例1のプ リント配線基板2のパターン形成面をシリコーンゴム (KE1800ABC, 信越化学工業) を用いて接着 し、全体の厚さが1.4mmになるように加圧成形し た。これをドリル加工により直径500µmのスルーホ 【作用】本発明の多層プリント配線基板は、図3に示す 50 ールを穿け、厚さ20μmの鋼めっきを施した。次い

で、セラミック/エポキシ樹脂複合基板とプリント配線 基板2のパターンを形成していない最外層面をエッチン グによりパターン形成し、多層プリント配線基板Bを得 た。

【0041】〔実施例3〕Eガラスクロスに前記ワニス2を含浸してプリプレグを形成し、これの両面に銅箔を貼り付け、加熱プレス成形して銅張基板3を得た。この銅張基板3の両面をエッチングすることによりパターン形成を行ないプリント配線基板3を得た。該プリント配線基板3のXY面内方向の熱膨張係数は10ppm/℃である。

【0042】セラミック/エポキシ樹脂複合基板(CERACOM-001、イビデン製、XY面内方向の熱膨張係数3.8ppm/℃)の実装面と反対側の面にパターンを形成し、図4に示すように、セラミック/エポキシ樹脂複合基板22のパターン形成面とプリント配線基板3、およびプリント配線基板3と前記プリント配線基板2のパターン形成面とをシリコーンゴム(KE180

8 0ABC、信越化学工業) 25を用いて接着し全体の厚 さが1.6mmになるように加圧成形した。

【0043】その後ドリル加工により直径500μmのスルーホールを穿け、膜厚20μmの銅メッキを施し、セラミック/エポキシ樹脂複合基板とプリント配線基板2のパターンを形成していない最外層面をエッチングによりパターン形成し、多層プリント配線基板Cを得た。【0044】〔比較例1〕前記プリント配線基板1および2のパターン形成面同志を、Eガラスクロスにワニス10 1を含浸させたプリプレグを用いて接着し、0.7mmになるように加圧成形した。これをドリル加工により直径500μmのスルーホールを形成し、膜厚20μmの銅メッキを施した。プリント配線基板1と2のパターンを形成していない最外層面をエッチングすることにより

パターンを形成し、多層プリント配線基板Dを得た。

[0045]

【表1】

1

Г		多層ブリン	構	成	樹脂	ガラス	熱膨張係數
		ト配線基板				クロス	(ppm/C)
夹		A	第	1 層	SiO ₂ 含有 エポキシ	石英	7
	1		第	2 層	エポキシ	Eガラス	1 5
			1 ~ 2	層間	シリコー ンゴム	_	_
		В	筹	1 層	セラミック- 樹脂の複合を	3.8	
推	2		第	2 層	エポキシ	Eガラス	15
			1~2	層間	シリコー ンゴム	_	-
ļ	3	C	第	1 層	セラミックー 樹脂の複合様	3.8	
DM			第	2 層	SiO ₂ 含有 エポキシ	石 英	7
			第	3 層	エポキシ	Eガラス	1 5
			各	間	シリコー ンゴム	-	_
比較	1	D	第	1 層	SiO ₂ 含有 エポキシ	石 英	7
例			箏	2層	エポキシ	Eガラス	1 5
			1~2	層間	エポキシ	Eガラス	1 5

[0046]

【表2】

表 2

		温度サイクル試験 (サイクル数)	はんだフロート試験
変態例	1	1000	異常なし
#	2	500	異常なし
"	3	800	異常なし
比較例	1	100	異常なし

温度サイクル試験:-60℃~+125℃

はんだフロート試験:288℃,10秒後のスルーホール

および絶縁層の異常の有無

【0047】表1に実施例1~3、比較例1の多層プリント配線基板の構成と各層の熱膨張係数を示す。これらの多層プリント配線基板の温度サイクル試験、はんだフロート試験による信頼性を評価した。その結果を表2に示す。

【0048】プリント配線基板の層間に剪断ひずみの吸収層3として低弾性率のシリコーンゴムを用いた実施例 1が、比較例1に比べて温度サイクル性が向上している。

【0049】また、熱膨張係数3.8ppm/℃のプリント配線基板と15ppm/℃のプリント配線基板の層間に、熱膨張係数7.0ppm/℃のプリント配線基板が挿入された実施例3のものが、実施例2に比べると温度サイクル性が優れている。

【0050】以上の結果から、異なる熱膨張係数のプリント配線基板を積層する場合は、層間に吸収層3を設けたことにより、信頼性を向上でき、また、各プリント配線基板の熱膨張係数を積層方向に対して段階的に変化

(暫減または暫増) させることにより、その効果を増すことができる。

【0051】〔実施例4〕図5に示すように、前記多層プリント配線基板Bの片面にシリコンチップの搭載面を形成し、その裏面には、はんだボールグリッド30を形成できるような実装面を形成した。その後多層プリント配線基板を20×20mmに切断しシリコンチップ搭載面に、8×8mmのシリコンチップ26をダイアタッチメントを用いて搭載した。

【0052】シリコンチップ26のアルミ電極部分から多層プリント配線基板Bの電極部分に金ワイヤ28による接続を行なった後、硬化後の熱膨張係数8ppm/℃を有する樹脂封止材27を用いて封止した。なお、充填材としては溶融して球形化したシリカを85容量%配合した。次いで、多層プリント配線基板の実装面の電極部分にそれぞれ14×14個のはんだボールグリッド30を形成することによりボールグリッドアレイ型の実装構造体を得た。

【0053】 (実施例5) 図6に示すように、セラミック/エポキシ樹脂複合基板 (CERACOM-001、イビデン製、XY面内方向の熱膨張係数3.8ppm/

℃)の片面(実装面と反対側)にパターンを形成し、このパターン形成面とプリント配線基板2のパターン形成面とをエポキシ樹脂とオルガノポリシロキサンとの共重合体中に、平均粒径10μmの銅粒子32を分散させた異方性導電膜31を用いて接着し、全体の厚さが1.4mmになるように加圧成形した。

10

【0054】その後、セラミック/エポキシ樹脂複合基板とプリント配線基板2のパターンが形成されていない 20 最外層面をエッチングすることによりパターン形成を行ない、多層プリント配線基板29を得た。

【0055】この多層プリント配線基板の裏面にはんだボールグリッドを形成できるような実装面を形成した。その後、多層プリント配線基板29を20×20mmに切断しシリコンチップ搭載面に8×8mmのシリコンチップ26をダイアタッチメントを用いて搭載した。シリコンチップのアルミ電極部分から多層プリント配線基板の電極部分に金ワイヤ28による接続を行なった後、硬化後の熱膨張係数8ppm/℃を有する樹脂封止材27を用いて封止した。その後、多層プリント配線基板の実装面の電極部分にそれぞれ14×14個のはんだボールグリッド30を形成することによりボールグリッドアレイ型の実装構造体を得た。

【0056】 [比較例2] 熱膨張係数15ppm/℃を有するプリント配線基板2同志を全体の厚さが2mmになるように、ワニス1とEガラスクロスを用いて加圧成形した。その後ドリル加工により直径500μmのスルーホールを穿け、厚さ20μmの銅メッキを施し、パターンを形成していない最外層面をエッチングすることによりパターン形成を行ない、多層プリント配線基板を得た。

【0057】多層プリント配線基板の片面にシリコンチップの搭載面を形成し、その裏面にはんだボールグリッド30を形成できるような実装面を形成した。その後、多層プリント配線基板を20×20mmに切断しこのシリコンチップ搭載面に8×8mmのシリコンチップ26をダイアタッチメントを用いて搭載した。シリコンチップ26のアルミ電極部分から多層プリント配線基板の電極部分に金ワイヤ28による接続を行なった後、硬化後50の黙膨張係数8ppm/℃を有する樹脂封止材27を用

11

いて封止した。次いで、多層プリント配線基板29の実 装面の電極部分にそれぞれ14×14個のはんだボール グリッド30を形成することによりボールグリッドアレ イ型の実装構造体を得た。

[0058]

【表3】

表 3

		耐温度	まサイク	ル性	耐リフロー 性 (吸 温時間)			
		(+)	イクル数	文)				
		100	1000	5000	48	96	168	
実施例	4	0/30	0/30	0/30	0/30	0/30	0/30	
"	5	0/30	0/30	0/30	0/30	0/30	0/30	
比較例	2 ·	5/30	30/30	30/30	2/30	30/ 30	30/30	

耐温度サイクル性: -50~+150℃での内部剥離、クラック数 (不良発生数/試験数)

動 リフロー性:85℃/RH85%吸湿させ、溶験はんだ滞に 260℃,10秒間浸液後の内部剥離、クラック数 (不良発生数/試験数)

【0059】表3に、実施例4,5、比較例2のボールグリッドアレイ型の実装構造体の温度サイクル性と耐リフロー性を示す。実施例4,5ではシリコンチップの搭載面の熱膨張係数が3.8ppm/℃と、シリコンチップの熱膨張係数と非常に近いため、内部応力による剥離や封止材のクラックが抑えられ、温度サイクル性では500サイクル以上、耐リフロー性では168時間以上と信頼性が優れている。

【0060】比較例2ではシリコンチップの搭載面の熱膨張係数が15ppm/℃と高いため、温度サイクル性、耐リフロー性ともに実施例4,5より劣る結果となった。

【0061】実施例4,5、比較例2の実装基板とのはんだパンプ接合部について、温度サイクルによる接続信頼性を調べた結果、いずれも信頼性は良好であった。これは実装面の熱膨張係数は15ppm/℃であり、実装基板の熱膨張係数に非常に近いためである。

[0062]

【発明の効果】多層プリント配線基板の上面と下面で異なる熱膨張係数により生ずる剪断ひずみによる反りや層間剥離を、層間に剪断ひずみの吸収層3を設けて吸収し、シリコンチップ等のベアチップ実装、ボールグリッドアレイパッケージ等の接続信頼性を向上させた。

【0063】本発明の多層プリント配線基板およびそれ を用いたボールグリッドアレイ型の実装構造体は、いず れも優れた信頼性を有する。

【図面の簡単な説明】

【図1】熱膨張係数が異なる2枚のプリント配線基板を

積層した場合に生じる剪断ひずみが吸収層で緩和される 様子を示す模式断面図である。

【図2】プリント配線基板の層間に剪断ひずみの吸収層を有する多層プリント配線基板の製法の一例を示すフロー図である。

【図3】多層プリント配線基板にベアチップ実装した実 装構造体の模式鳥瞰図である。

【図4】プリント配線基板の熱膨張係数を積層方向に対して3.8、7および15ppm/℃と段階的に変化さ 30 せた6層プリント配線基板の模式断面図である。

【図 5 】 実施例 4 のボールグリッドアレイパッケージの 断面図である。

【図6】実施例5のボールグリッドアレイパッケージの 断面図である。

【符号の説明】


1, 2…プリント配線基板、3,18…吸収層、4,5 …銅箔、6,7…配線回路、8…スルーホール、11… 半導体素子、12…はんだバンプ、13,27…樹脂封 止材、14…半導体素子、15,28…金ワイヤ、16 40 …多層プリント配線基板、17…低熱膨張プリント配線 基板、19…プリント配線基板、20…はんだバンプ、 21…実装基板、22…セラミック/エポキシ樹脂複合 基板、23…プリント配線基板2、24…プリント配線 基板3、25…シリコーンゴム、26…半導体素子、2 9…多層プリント配線基板、30…はんだボールグリッド、31…異方性導電膜、32…銅粒子、33…導通部 分。 【図1】

[図2]

1




1, 2…プリント配線基板 3…吸収層




4,5…鍋箔 6,7…配線図路 8…スルーホール

【図3】




11…半等体素子(シリコンチップ) 12…はんだパンプ 13…機能対止対 14…半導体素子 15…全ワイヤ 16…多層プリント配線基板 17…低熱膨張プリント配線 基板 18…吸収層 19…プリント配線基板 20…はんだポールグリッド 21…曳接基板


[図4]



22…セラミック/エボキシ樹脂複合基板 23…プリント配線基板2 24…プリント配線基板3 25…シリコーンゴム



2 8…半導体素子 2 7…樹脂封止村 2 8…金ワイヤ 2 9…多層ブリント配線基板 3 0…はんだポールグリッド



31…具方性等電膜 32…倒粒子 33…等通部分

フロントページの続き

(72)発明者 瀬川 正則

茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内

(72) 発明者 小角 博義

茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 荻野 雅彦

茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内

(72)発明者 茂木 亮

茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内